2017-07-08

vak: (Default)
Я наконец доотладил библиотеку асинхронных компонентов, так что заработала схема вычисления наибольшего общего делителя. На рисунке можно видеть, как идёт процесс для НОД(203, 116) -> 29.
  1. Ввод X := 203 и Y := 116
  2. Вычитание X := X - Y = 87
  3. Вычитание Y := Y - X = 29
  4. Вычитание X := X - Y = 58
  5. Вычитание X := X - Y = 29
  6. Вывод Out := 29



Теперь надо прошить эту схему в FPGA и проверить на реальном железе.