Осваиваем Vivado

[vak]

Так выглядит самый маленький чип из семейства Xilinx Artix-7 (xc7a15ti), заполненный вентилями TH22 на 88%.





У диджилента есть подходящая платка с этим чипом, всего за $75.

Сюда помещается 8150 асинхронных гейтов - больше, чем 4656 в чипе xc3s500e. Но на самом деле эффективность использования чипа хуже, так как из-за архитектурных ограничений Artix-7 удаётся задействовать только 12.5% от имеющихся регистров. В семействе Spartan-3 были доступны 50% регистров.

Comments

[spamsink.livejournal.com]

Теоретически можно попробовать обойтись без регистров, если объявить пару LUT, составляющих один элемент, как hard macro (это я понаслышке, сам не пользовался). Тогда они гарантированно окажутся в одном слайсе, и задержка фидбека будет точно меньше, чем задержка любого другого пути.

[vak]

Да, это хороший способ для Artix-7, я попробую. Тут LUT-ов дофига, можно гораздо больше NCL-вентилей уместить. Я научился запускать Vivado из скрипта, без GUI. Отлично получается.

[mandrykin.livejournal.com]

Интересно было бы сравнение Vivado с Quartus. И сравнение ПЛИС от Xilinx с чипами от Altera. Это в некотором роде "скользкая" тема, но если без обойтись без Holy Wars, то такое сравнение могло бы быть очень полезным.

Например, было бы идеально если кто-то ведёт свой проект и на устройствах от Xilinx, и на устройствах от Altera. Пока лишь я находил приблизительные коэффициенты для числа логических элементов для сравнения. Но ни разу не видел реальных данных для реальных проектов.

[vak]

Мне тоже было бы интересно. :)