Такая модель полезна, чтобы у студентов возникало представление, что стоит за строчками Verilog-кода. С опытом потребность в картинках отпадает. Ровно так же опытные программисты не рисуют блок-схемы алгоритмов: из кода и так всё понятно.

Абсолютные пути это, конечно, западня. Может быть сделать скрипт, который бы их превращал в относительные перед коммитом.