![[personal profile]](https://www.dreamwidth.org/img/silk/identity/user.png){kind=small}
Entry tags:
MIPS I6500
Новая разработка нашей конторы, ядро MIPS I6500, будет применяться в самодвижущихся тележках, в частности Тесла.
Мультикластерная организация позволяет разместить на одном кристалле до 64-х кластеров по 6 ядер, каждое из которых имеет по 4 потока. В сумме на таком чипе можно будет запустить 64*6*4 = 1536 линуксов. :)
Из прочих существенных ништяков там есть аппаратная виртуализация и SIMD.
За последние три года мне тоже довелось приложить руку к этому проекту - в области технологии верификации и разработки образцовой референтной функциональной модели процессора. А Юра![[livejournal.com profile]](https://www.dreamwidth.org/img/external/lj-userinfo.gif)
panchul, так даже успел вписать туда пару сотен строчек RTL кода.
Мультикластерная организация позволяет разместить на одном кристалле до 64-х кластеров по 6 ядер, каждое из которых имеет по 4 потока. В сумме на таком чипе можно будет запустить 64*6*4 = 1536 линуксов. :)
Из прочих существенных ништяков там есть аппаратная виртуализация и SIMD.
За последние три года мне тоже довелось приложить руку к этому проекту - в области технологии верификации и разработки образцовой референтной функциональной модели процессора. А Юра
panchul, так даже успел вписать туда пару сотен строчек RTL кода.
no subject
no subject
Для архитектуры MIPS наработана куча всевозможных RTOS.
Память когерентная, в чём собственно и фишка.
В этом ядре каждая нитка архитектурно выглядит как изолированный процессор MIPS с автономным MMU. Внешние прерывания можно настраивать и маршрутизировать через отдельный блок GIC. В том числе и для виртуальных машин. MMU тоже виртуализируется.
no subject
no subject
no subject
no subject
Для такой машины Linux неадекватен, а просится что-то вроде VM/370.
Кстати, вот вы там всякие Эрланги на этой штуке пускать не думали?
no subject
Нынче это называется модным словом "гипервизор".
https://globenewswire.com/news-release/2016/06/09/847411/0/en/Small-footprint-open-source-hypervisor-makes-highly-efficient-use-of-hardware-virtualization-technology-in-Imagination-s-MIPS-CPUs.html
Про Эрланг конкретно на этом процессоре я пока не слышал. Знаю, что на простом PIC32 эго запускали.
https://imgtec.com/blog/erlang-now-on-mips-pic32-mcus-microchip/
no subject
Над ним всё равно тяжёлый линукс бегает, а не легкое CMS.
no subject
no subject
no subject
no subject
no subject
no subject
сотни тысяч процессоров
no subject
no subject
а что им (Cray, ...) делать?
проблема не только (и не столько) в ОС, но нужен же и весь userspace
no subject
no subject
(2) Межпроцессорная синхронизация через инструкции LL/SC (https://www.quora.com/In-MIPS-what-are-load-linked-and-store-conditional-instructions)
(3) Межпроцессорные прерывания
(4) Средства для сброса кэшей и TLB на удалённых процессорах
no subject
no subject
no subject
и каков будет размер этого кристалла?
no subject
Сделает кто-нибудь - узнаем.
no subject
no subject
Архитектурное…
Re: Архитектурное…
FPU 64-битный, выполняет две инструкции за такт: одну "длинную" и одну "короткую". Длинная это умножение или сложение, коротная - логическая, целочисленное деление (для SIMD) или запись в память.
Целочисленные и FP инструкции multiply-add имеются давно, начиная с архитектуры MIPS R2 (2002 год). Это команды типа MADD, MADD.D, MADD.S и т.п. Даже в микроконтроллере PIC32 есть целочисленный MADD. Инструукции типа FMADD это _fused_ multiply-add, имеется только в расширении SIMD.
Все инструкции конвейеризованы и могут выполняться в установившемся режиме за 1 такт. Зависит от смеси инструкций, естественно. Все времянки, темпы и задержки можно спросить в нашем маркетинге.
Re: Архитектурное…
•2) Я нисколько не сомневался в наличии команд слитого умножения-сложения. Сомнения были в том, как они исполняются — на двух раздельных ФУ (умножитель и сумматор) без экономии тактов (по сравнению с двумя отдельными командами) или на спец-ФУ. Под FMADD я имел ввиду Float MADD.
•3) Выходит, что ядро может исполнять только одну вещественную команду за такт. Но если это FMADD, то она даст 2 операции/такт при работе с DP (64 бита) и 4 для SP (32 бита). Верно? Однако весьма странно иметь полноконвейерное умножение для DP у столь простого ядра. Я пока не видел ни одного другого ядра (из мелких-экономных) с матрицей умножителя хотя бы в 53*53 бита (не считая ядер для Intel MIC, которые меньше чем на 100 Вт не выпускаются).
•4) Как достучаться до вашего маркетинга? Я уже написал Юрию, но он пока молчит. Он мне года 1,5 назад показывал документацию для Warrior P5600 до её выхода — я сходу нашёл там несколько ошибок.