![[personal profile]](https://www.dreamwidth.org/img/silk/identity/user.png){kind=small}
vakДали мне любопытную платку поиграться: GreenArrays EVB001.
На плате установлены два чипа GA144f18a. Каждый чип содержит 144 процессора с архитектурой f18a, соединённых в форме матрицы 8x18. Процессор имеет 144+144 байт памяти RAM+ROM (по 64 18-битных слова), а также набор регистров для общения процессоров между собой и с внешним миром через ножки ввода-вывода. Понятие частоты процессора отсутствует: это асинхронный дизайн.
Суть подхода в том, что каждый процессор выполняет небольшую программу, обмениваясь данными с соседями. К примеру, для реализации контроллера Ethernet 10Base-T достаточно всего 26 процессоров (PDF). Алгоритм вычисления контрольной суммы требует 14 процессоров (PDF).
Архитектура процессора и система команд представляют собой очень простой стековый компьютер со словной организацией. Слово данных и команда процессора имеют одинаковый размер в 18 бит. Подробное описание архитектуры имеется в документе "F18A Technology Reference". Для пользователей предлагается среда программирования на языке Forth.
Не могу сказать, что я сильно впечатлён. Судя по примерам MD5 и 10Base-T, разработка софта для такой архитектуры дело крайне трудоёмкое. Forth - типичный пример так называемого write-only language, на котором можно программу написать (один раз), но нельзя понять (больше никогда). Можно пытаться приспособить простой Си-компилятор, однако архитектура плохо для этого приспособлена. Отлаживать систему из сотен взаимодействующих процессоров тоже не сахар. В общем, чисто академический интерес получается.
На плате установлены два чипа GA144f18a. Каждый чип содержит 144 процессора с архитектурой f18a, соединённых в форме матрицы 8x18. Процессор имеет 144+144 байт памяти RAM+ROM (по 64 18-битных слова), а также набор регистров для общения процессоров между собой и с внешним миром через ножки ввода-вывода. Понятие частоты процессора отсутствует: это асинхронный дизайн.
Суть подхода в том, что каждый процессор выполняет небольшую программу, обмениваясь данными с соседями. К примеру, для реализации контроллера Ethernet 10Base-T достаточно всего 26 процессоров (PDF). Алгоритм вычисления контрольной суммы требует 14 процессоров (PDF).
Архитектура процессора и система команд представляют собой очень простой стековый компьютер со словной организацией. Слово данных и команда процессора имеют одинаковый размер в 18 бит. Подробное описание архитектуры имеется в документе "F18A Technology Reference". Для пользователей предлагается среда программирования на языке Forth.
Не могу сказать, что я сильно впечатлён. Судя по примерам MD5 и 10Base-T, разработка софта для такой архитектуры дело крайне трудоёмкое. Forth - типичный пример так называемого write-only language, на котором можно программу написать (один раз), но нельзя понять (больше никогда). Можно пытаться приспособить простой Си-компилятор, однако архитектура плохо для этого приспособлена. Отлаживать систему из сотен взаимодействующих процессоров тоже не сахар. В общем, чисто академический интерес получается.
