Набиваем FPGA асинхронной логикой под завязку

[vak]

Как много NCL-вентилей можно поместить в FPGA? По одному в каждый слайс. Вот пример чипа xc3s500e, набитого гейтами TH22 под завязку: всего 4656 вентилей, по числу слайсов.



Увеличиваем:



В каждом слайсе имеется две LUT-таблицы (квадратики слева) и два триггера (квадратики справа). Таблицы задействованы для логических формул управляющих сигналов. Из двух триггеров один работает как защёлка, а второй недоступен из-за конструктивных ограничений слайса в асинхронном режиме.





4656 вентилей это довольно неплохо. Для сравнения, нервная система червяка C.elegans состоит из 302 нейронов. Получается пятнадцать червяков в одном чипе. Следующая по размеру - медуза, у неё 5600 нейронов. Тут будет нужен чип покрупнее. :)

Comments

[32bit-me.livejournal.com]

А вентиль равен нейрону?

[gouriev.livejournal.com]

у мну аналогичный вопрос

[vak]

Примерно да. Такой же пороговый элемент, только чуть более цифровой.

[32bit-me.livejournal.com]

Вообще-то нет, от слова совсем.
Ключевой частью нейрона является передаточная функция. Одним из её свойств является непрерывная дифференцируемость на всей числовой оси. Наиболее часто используется логистическая функция: https://ru.wikipedia.org/wiki/%D0%9B%D0%BE%D0%B3%D0%B8%D1%81%D1%82%D0%B8%D1%87%D0%B5%D1%81%D0%BA%D0%BE%D0%B5_%D1%83%D1%80%D0%B0%D0%B2%D0%BD%D0%B5%D0%BD%D0%B8%D0%B5.

[1500py470.livejournal.com]

А моделировать их совместную работу в чём будешь?

[vak]

Любой симулятор Verilog годится.
Достаточно добавить описание поведения элемента FDCPE:

module FDCPE(input CLR, PRE, CE, D, C, output reg Q);
   always @(posedge C or posedge CLR or posedge PRE)
     if (CLR)
       Q <= 0;
     else if (PRE)
       Q <= 1;
     else if (CE)
       Q <= D;
endmodule

[vak]

Или отсюда:
http://svn.ohwr.org/gn4124-core/trunk/hdl/spec/sim/unisims/fdcpe.v

[ikaktys.livejournal.com]

ладно вентиль, у нейронов самая крутая фича - связи, дендриты, коих можент быть до 1000 на один нейрон, да с разной передаточной функцией как по силе так и задержке.

[32bit-me.livejournal.com]

Это так, причем нейроны первого слоя должны иметь столько же входов, сколько их имеет сеть. И каждый вход мало того, что "аналоговый", ещё имеет свой коэффициент передачи.
У FPGA перед реальными нейронами одно преимущество, высокая скорость работы, поэтому можно построить модель одного нейрона или небольшого количества, и считать в цикле, сохраняя результат во внешнем ОЗУ.

[1500py470.livejournal.com]

Если использовать FPAA (програмируемую аналоговую матрицу) например Anadigm вместо FPGA, то можно построить много более точную модель нейрона, и сеть из них.

[ikaktys.livejournal.com]

это да, но сложность резко растет, особенно когда временные задержки как входа, так и промежуточных и выхода надо учитывать.

[32bit-me.livejournal.com]

Позвольте усомниться.
1. Почему вообще сигналы стремятся обрабатывать в цифровом виде, а не в аналоговом? Цифровое представление может быть сколь угодно точным, аналоговое имеет динамический диапазон, ограниченный шумами.
2. Когда-то я интересовался этими матрицами, и то, что тогда было, не позволяет построить даже один нейрон. Там было всего несколько ОУ и других аналоговых узлов, очень примитивно. Их цена и дистрибуция тоже непонятны.
Почему, вы думаете, аналоговые матрицы нигде не применяются? Вот поэтому.

[32bit-me.livejournal.com]

Временные задержки можно и не учитывать, просто будет общее время цикла, когда автомат "проходит" по всему массиву в памяти, в котором хранится состояние нейросети.
Просто про асинхронные схемы и всё это придётся забыть.

[1500py470.livejournal.com]

Можно усомниться, но:
1 точность нужна достаточная для принятия верного решения, а не сколь угодно большая.
2 в промышленной электронике аналоговые матрицы применяются очень широко, и вот как раз косплеят нейроны, занимаются обработкой сигналов от аналоговых датчиков.

[32bit-me.livejournal.com]

Это где они применяются широко? Можно конкретней?
Аналоговая матрица, это странное, никому реально не нужное решение.
Может быть, пара фриков применяет, если эта анадигм ещё не сдохла.
Ещё раз, на такой матрице нельзя реально сделать даже один нейрон, не то что сеть.
Давайте тогда уж сравним с рынком FPGA, например.

[1500py470.livejournal.com]

Очень большая удача если в мире продают несколько десятков многомегаватных газовых сушек. Когда стоит задача померять температуру полотна с весёлыми картинками летяшего с большой скоростью в парах растворителей и красок разного цвета с совершенно разными спектрами пропускания и поглащения в ИК диапазоне, плюс потоки тёплого воздуха внутри сушки двигаются совсем не детерменировано, и ИК сенсоры по ходу дела пачкуются всегда по разному, управлять процессом сушки не совсем тривиальная задача для ПИД регулятора реализованого в цифре. Естественно с вашей точки зрения это не рынок а несколько фриков, правда в основном с докторскими степнями. Технологические линии где крутятся несколько десятков осей и работают несколько операторов которые по своим причинам с разной задержкой то с матом все вместе, то в разнобой жмут на кнопки и вертят ручки, тут сип4 системы которые самообучаются под воздействия операторов и минимизируют за счёт этого выход на стабильный рабочий режим более распространены, их хорошии сотни в год идут, в удачный и больше тысячи могут быть потребны. Кмк размер рынка не отменяет продуманое решение, и перевод хорошо отработанных за десятки лет моделей работающих и вылизаных на аналоговых и аналогово-цифровых управляющих машинах это вполне благое дело. Применение ПЛИС много более распространенно в силу того, что в процессе обучения очень мало людей изучали АВМ и АЦВМ, и большинство учащихся не хотят лезть в такую сложную математику, и при этом в силу того, что и многие преподаватели про этот мир не знают, их как-бы и нет в мейнстриме.