Понятно, что если сначала меняется in[1], а потом почти мгновенно in[0] (пока out[0] еще не успел обернуться через фидбек), то на out[1] будет glitch. Трудность в том, что это невозможно отловить, добавляя буфера или инверторы, поскольку их задержка больше, чем задержка фидбека. Тут надежда на то, что вероятность такой разницы во времени минимальна.
![[personal profile]](https://www.dreamwidth.org/img/silk/identity/user.png){kind=small}
no subject
Date: 2016-08-27 00:55 (UTC)