Calyx

[vak]

Появился и развивается новый язык для разработки хардвера: Calyx. Написан на Rust, между прочим.

Пример кода:

component main(go: 1) -> (done: 1) {
  cells {
    @external(1) mem = std_mem_d1(32, 1, 1);
    val = std_reg(32);
    add = std_add(32);
  }
  wires {
    group write {
      mem.addr0 = 1'b0;
      mem.write_en = 1'b1;
      mem.write_data = val.out;
      write[done] = mem.done;
    }
    group read {
      mem.addr0 = 1'b0;
      val.in = mem.read_data;
      val.write_en = 1'b1;
      read[done] = val.done;
    }
    group upd {
      add.left = val.out;
      add.right = 32'd4;
      val.in = add.out;
      val.write_en = 1'b1;
      upd[done] = val.done;
    }
  }
  control {
    seq {
      read;
      upd;
      write;
    }
  }
}

Comments

[spamsink]

Хотелось бы увидеть пример эквивалентного Верилога.

[juan_gandhi]

Это что-то электрическое, похоже.

[vak]

Ну да, для цифровой логики.

[vak]

Вот такая загогулина выходит.

https://gist.github.com/sergev/7bd35daf1318fd4bc2085ac54478b199

[spamsink]

Я имею в виду нормальный, человеком написанный, эквивалентный по смыслу.

[vak]

Да вроде и так понятно. Группы, объявленные в секции "wires", выполняются в последовательности, заданной секцией "control".