Загадка про ARM

[vak]

В системе команд ARM есть инструкция, позволяющая напрямую получить значение регистра счётчика команд, называемого PC. Вот таким образом:

mov r1, pc

В регистр R1 будет занесено значение PC в момент выполнения. Для определённости пусть данная команда MOV находится по адресу 100. Вопрос: какое число окажется в R1? Варианты:

• 100
• 101
• 102
• 104
• 108
• другое

Честно говоря, я пока и сам не знаю правильный ответ. Завтра состряпаю тест и запущу на реальном процессоре.

UPDATE: правильный ответ 104. Подробности смотрите в следующем посте: vak.dreamwidth.org/1091392.html

Comments

[madef]

По логике, в R1 должно находиться чисто 100. Иначе команда не имеет никакого смысла.

[ivanrubilo]

PC указывает там на следующую инструкцию для выполнения.

[vak]

Мне в документации ARM где-то встречалась фраза, что на PC улетает на две инструкции вперёд. Но возможно, это для какой-то конкретной модели ARM процессора, а не вообще.

[spamsink]

Система команд PDP-11 учит, что "по логике", каждая команда видит в PC адрес следующей команды.

[vak]

Я скромно надеюсь, что так и окажется. Типа вычитываем PC_next. Но может оказаться зависящим от микроархитектуры. То есть на разных ARMах по разному.

[vak]

С точки зрения программиста было бы идеально. Но в реальности, когда команда достигает стадии выполнения, PC обычно уже убежал вперёд. Вопрос, насколько успел убежать.

[ivanrubilo]

На армах PC указывает на то что префетчится, то есть на .+4.
А вот прочитать $PC на армах64 не так-то просто :)

[vak]

Вот я и проверю. Префетчер может убегать довольно далеко вперёд.

[ivanrubilo]

Да, это я загнался - не на префетчер, а просто на следующую инструкцию.
На префетчер когда был старый фиксированный пайплайн.

Теперь уже префетчер не архитектурная, а фича имплементации - может спекулятивно фигачить из нескольких мест сразу...

Но в целом логически если - mov reg, PC - имхо и должно указывать "на после" (aka начало следующей) выполненной инструкции т.к. она же уже выполнилась раз всё заретайрилось и записалось в архитектурный регистр.

[juan_gandhi]

Я б предположил 104.

[vak]

Это в предположении, что сама команда "mov r1, sp" имеет размер 4 байта. В моём случае (микроконтроллер RP2040) это два байта: код 0x4669.

[x86128]

Кажется что такая инструкция на мелких ядрах не представима

[vak]

Ну, имеется же. Вот пример:

https://reverseengineering.stackexchange.com/questions/2828/what-do-the-following-arm-instructions-mean

[spamsink]

Тебе сюда завтра: Intro to 64 bit ARM Assembly: From Basic to Party Tricks
https://www.meetup.com/cpp-bay-area/events/294318702/

[vak]

Интересные вещи мужики обсуждают. Но я не настолько фанат. 😀

[ivanrubilo]

Кстати прикол - PC может быть не чётный (хотя и команды все длины 4 или 2 байта в Thumb-1), бранч в нечётный адрес используется для переключений режимов ARM и Thumb. Очень неочевидная хрень для написания дизассемблеров для отличени данных от кода, благо что это специально метится в эльфе.

[vak]

У меня нечетный PC, да. Архитектура ARMv6-M, формат команд Thumb1.

[prool]

Я от нечего делать изобретаю свой процессор. Был бы я мальчик-хакер, я бы довел проект до макета на каком нибудь FPGA, а так я просто на прогулке вяло размышляю о минимальном наборе регистров и команд.

Кстати, вот вам на поржать - моя файловая система FoolFS (foolish filesystem).

http://proolepedia.kharkov.org/index.php/FoolFS

[vlad_m]

104