Фрактран на Верилоге

[vak]

Я как-то упоминал про Fractran, а вот народ реализовал его в хардвере. Написано на языке Clash, который по сути специализированный Хаскель. Превращается в Verilog и дальше может быть загружено в FPGA, к примеру.

Исходники: github.com/jleightcap/tt07/blob/main/docs/info.md