![[personal profile]](https://www.dreamwidth.org/img/silk/identity/user.png){kind=small}
Проштудировал от корки до корки толстую книжку по VHDL. Категорически рекомендую: и как учебник, и как справочник по языку с примерами. Причем примеры, непосредственно полезные в реальной разработке. Хорошо бы кто-нибудь осилил перевести этот талмуд на русский.
Язык VHDL почему-то предпочитают в основном в Европе (и в России). Американские разработчики чаще выбирают Verilog. До недавнего времени эти два языка считались более-менее равными, как Си и Паскаль в 80-е годы. С появлением SystemVerilog и технологии верификации UVM равновесие нарушилось, и похоже окончательно.
Язык VHDL почему-то предпочитают в основном в Европе (и в России). Американские разработчики чаще выбирают Verilog. До недавнего времени эти два языка считались более-менее равными, как Си и Паскаль в 80-е годы. С появлением SystemVerilog и технологии верификации UVM равновесие нарушилось, и похоже окончательно.
