Язык VHDL

[vak]

Проштудировал от корки до корки толстую книжку по VHDL. Категорически рекомендую: и как учебник, и как справочник по языку с примерами. Причем примеры, непосредственно полезные в реальной разработке.  Хорошо бы кто-нибудь осилил перевести этот талмуд на русский.



Язык VHDL почему-то предпочитают в основном в Европе (и в России). Американские разработчики чаще выбирают Verilog. До недавнего времени эти два языка считались более-менее равными, как Си и Паскаль в 80-е годы. С появлением SystemVerilog и технологии верификации UVM равновесие нарушилось, и похоже окончательно.

Comments

[fenikso.livejournal.com]

То есть, исходя из последнего предложения, в качестве учебника первого языка лучше выбирать что-то по Verilog-у?

[reedcat.livejournal.com]

Ну да, потому как он как-то ближе к С по стилю...
А VHDL жутко напоминает мне PL/1 ;)

[vak]

VHDL это в точности Ада. Verilog не совсем Си, но все-таки ближе по духу.

[fenikso.livejournal.com]

Ясно, спасибо :)

[vak]

Да, в качестве первого знакомства лучше Verilog. Он синтаксически полегче и семантика более интуитивная. Есть и отличные двуязычные учебники по цифовому дизайну, например http://www.amazon.com/Digital-Design-Computer-Architecture-Second/dp/0123944244/

[fenikso.livejournal.com]

Спасибо! :)

[panchul.livejournal.com]

Закат VHDL в сознании людей произошел еще в 1990-е, причем переломным моментом стал вот такой текст от тогдашнего "топ-блоггера" (тогда и слова такого не было) Джона Кули - см. http://www.ee.ed.ac.uk/~gerard/Teach/Verilog/manual/Example/lrgeEx2/cooley.html

С появлением SystemVerilog (2002) из Superlog (2000) судьба VHDL стала окончательной. Причем все то произошло на моих глазах - я был членом комитета Accelera в 2001 году, а потом работал в Synopsys с людьми которые определяли features в SystemVerilog. Группа по VHDL там еще в 2003 рассматривалась как планово умирающая.

[fenikso.livejournal.com]

Спасибо, good to know! :)

[spamsink.livejournal.com]

Хочешь задачку? Перепиши на VHDL

module mask #(parameter w = 32)(input [w-1:0] in, input [$clog2(w)-1:0] m, output [w-1:0] out);
assign out = in & (({{w-1{1'b0}},1'b1} << m) - 1'b1);
endmodule


[vak]

Да тут с одними преобразованиями из std_logic_vector в integer и обратно замучаешься.

[spamsink.livejournal.com]

О том и речь. И когда он, наконец, сдохнет?

[vak]

И с функцией log2 напряженка. Он долго еще будет коптить. Почему-то в России во всех вузах любят преподавать именно VHDL. А по Верилогу даже книжек нету.

[avseyev.livejournal.com]

Нас в МАИ в 93-94-х годах таки учили основам Verilog'а. Была даже лаба, подаренная каким-то американским колледжем.

[netch80.livejournal.com]

> А по Верилогу даже книжек нету.

Я читал Полякова (http://electrolib.com/polyakov), у него VHDL и Verilog идут строго параллельно друг другу, с объяснением тонких различий.

[mr-tottor.livejournal.com]

нас учили и тому и другому в МИФИ, но большинство выпускников работает на Verilog все таки.

[ircicq.livejournal.com]

По аналогии с ЯП должен наступить бум HDL-языков разработанных одиночками. По типу Perl, Python...
И окажется, что на каких то из них производительность разработчика резко возрастает.

[vak]

Это вряд ли. Масштаб задачи не под силу одиночке. А инерция в отрасли такая, что никто из серьезных игроков вкладываться не станет.

[panchul.livejournal.com]

Такой бум был в начале-середине 1990-х, например язык Lola от того же Никлауса Вирта, который сделал Паскаль. Также были языки ABEL, CUPL, PALASM в то же время.

Ожидания повышения производительности в середине 1990-х были связаны с использованием обычных алгоритмических языков как HDL (не буду обсуждать это тему - слишком много раз дискутировал, очень приелось). В наше время кандидатом на такую должность является BlueSpec.

[avseyev.livejournal.com]

ABEL то уж точно не одиночка разработал.

О самом крутом блоггере электронной индустрии Джоне К

[livejournal.livejournal.com]

Пользователь panchul сослался на вашу запись в записи «О самом крутом блоггере электронной индустрии Джоне Кули и его троллическом посте, подкосившем VHDL (http://panchul.livejournal.com/259972.html)» в контексте: [...] На днях Сергей Вакуленко сделал пост [...]

О самом крутом блоггере электронной индустрии Джоне К

[livejournal.livejournal.com]

Пользователь panchul сослался на вашу запись в записи «О самом крутом блоггере электронной индустрии Джоне Кули и его троллическом посте, подкосившем VHDL (http://panchul.livejournal.com/259972.html)» в контексте: [...] появлением SystemVerilog и технологии верификации UVM равновесие нарушилось, и похоже окончательно" [...]