Асинхронные примитивы для Xilinx FPGA

[vak]

Почему-то считается, что асинхронную логику нельзя засунуть в традиционную FPGA. Я решил поисследовать этот вопрос. Чем дольше разбираюсь, тем яснее становится, что это просто предубеждение. Я взял популярную плату Digilent Basys3 на основе чипа Xilinx Virtex-7, и стал смотреть, что тут можно сделать.

Основа асинхронной логики - несколько базовых примитивов: C-элемент, арбитр, S-элемент, T-элемент. Все их удалось реализовать на имеющейся FPGA. Вот, к примеру, как выглядит двухвходовый С-элемент Мюллера:


Это трёхвходовый С-элемент:


Арбитр штука более сложная. К счастью, нынешние чипы FPGA, так называемое семейство Xilinx 7 Series, в качестве базового элемента имеют логическую таблицу LUT6_2 с двумя независимыми выходами. Это даёт возможность построить асинхронный арбитр со стабильными характеристиками:


S-элемент и T-элемент представляют собой кирпичики для построения так называемых секвенсеров, блоков управления другими компонентами. В принципе, их можно собирать из С-элементов и базовой логики, но через LUT6_2 получается заметно компактнее:


Т-элемент вообще помещается в одну ячейку LUT6_2:

Comments

[vak]

Так ведь нету тактовой частоты. :)
С какой скоростью - другой вопрос. Но тут нужно сначала определиться, что мы понимаем под скоростью и как её измерять.

[vit-r.livejournal.com]

Я имел ввиду, с какой максимальной частотой смогут идти сигналы, чтобы это всё ещё работало правильно? Потому как кроме скорости переключения могут быть и другие эффекты.

[vak]

Входные сигналы буду идти не с частотой, а запрос-ответ. Как показывает опыт, частота не будет сильно отличаться от синхронного дизайна. К примеру, асинхронный процессор 80c51 работал на 10% медленнее синхронного собрата, потребляя при этом четверть энергии.
https://pure.tue.nl/ws/files/1586509/515168.pdf

[spamsink]

Ну как: делаешь асинхронную схему, которая, скажем, считает сумму квадратов чисел от 1 до 65535, и рядом счетчик 100 МГц тактов. Как вычисление закончилось, показываешь количество тактов N. Эффективная "тактовая" частота будет 100 МГц*65535/N.
Альтернативно, синтезируешь ту же фунциональность синхронно (без DSP, чтобы честно сравнивать) и смотришь, на какой частоте Xilinx скажет, что оно будет работать.

[vak]

Всё равно получится сферический попугай в вакууме.
Надо будет придумать что-нибудь более убедительное.