Защита адреса при записи
2016-12-10 15:16Дошёл до реализации необычного свойства процессора микро-БЭСМ, отсутствующего у современных компьютеров. Каждое слово в оперативной памяти имеет дополнительный бит запрета записи. При попытке записи по этому адресу возникает прерывание "защита адреса при записи". Чтобы всё-таки иметь возможность изменить значение (и бит запрета), память имеет дополнительный сигнал, отменяющий защиту.
Получается полезная возможность, похожая на const в языке Си, но при этом защиту можно включать и отключать по ходу выполнения программы. Что-то отдалённо похожее - теговая архитектура - существовало в некоторых ранних компьютерах, но не прижилось.
Получается полезная возможность, похожая на const в языке Си, но при этом защиту можно включать и отключать по ходу выполнения программы. Что-то отдалённо похожее - теговая архитектура - существовало в некоторых ранних компьютерах, но не прижилось.

no subject
Date: 2016-12-15 08:04 (UTC)Access-Control Bits (ACC): If a reference is subject
to key-controlled protection, the four access-control
bits, bits 0-3, are matched with the four-bit access
key when information is stored and when information
is fetched from a location that is protected against
fetching.
Fetch-Protection Bit (F): If a reference is subject to
key-controlled protection, the fetch-protection bit, bit
4, controls whether key-controlled protection applies
to fetch-type references: a zero indicates that only
store-type references are monitored and that fetching
with any access key is permitted; a one indicates that
key-controlled protection applies to both fetching and
storing. No distinction is made between the fetching
of instructions and of operands.
это независимо от системы защиты страничной адресации.
При этом внутри там обычные SDRAM, а защита хранится в отдельном модуле памяти (при таких требованиях это 1/4096 от всей main storage, то есть RAM, в переводе с языка IBM). Не знаю, там DRAM или SRAM у этого модуля (можно было бы вполне ради такой крохи и SRAM ставить, если это полезно), но и DRAM только ненамного затормозит обычный паттерн доступа.
Для подхода в описанном стиле микро-БЭСМ потребовалось бы дополнительно 1/16 от памяти - не то чтобы сурово накладно, но уже заметно.