Часть УУ работает
2019-03-12 11:06![[personal profile]](https://www.dreamwidth.org/img/silk/identity/user.png){kind=small}
vakМЭСМ-6 уже проходит несколько тестов: работают команды uj, vtm, utm, mtj, vzm, v1m, j+m, vjm, vlm, utc, wtc.
Я добавил в фазу decode автоматическое приращение счётчика команд (PC), теперь некоторые команды выполняются за один такт (vtm, utm, mtj. j+m).
Описание микроархитектуры по мере разработки постепенно образуется на странице: https://github.com/besm6/mesm6/wiki/Microarchitecture
Я добавил в фазу decode автоматическое приращение счётчика команд (PC), теперь некоторые команды выполняются за один такт (vtm, utm, mtj. j+m).
Описание микроархитектуры по мере разработки постепенно образуется на странице: https://github.com/besm6/mesm6/wiki/Microarchitecture
no subject
Date: 2019-03-15 05:15 (UTC)no subject
Date: 2019-03-15 05:23 (UTC)Доделаю ITA, и после этого наверное совсем уж больших изменений не ожидается. Регистр режимов добавится и группы операций.
no subject
Date: 2019-03-23 04:04 (UTC)no subject
Date: 2019-03-23 04:44 (UTC)А мультик logisim умеет записать?
Чтобы видеть, как сигналы по проводам бегают.
no subject
Date: 2019-03-23 05:01 (UTC)Я пока делал запись с экрана только общей части "платы" с процессором.
YouTube
no subject
Date: 2019-03-23 05:08 (UTC)no subject
Date: 2019-03-23 05:16 (UTC)Да, программа записи пропускает сигнал clk :)
no subject
Date: 2019-03-23 05:25 (UTC)Ещё бы расположить половинки L/R рядом, чтобы получалось слово целиком.
А если повытаскивать из процессора значения всех регистров и аккумулятора, будет совсем аутентично, как за пультом БЭСМ-6.
no subject
Date: 2019-03-23 05:36 (UTC)Либо сделать панель на общей схеме и смотреть. Либо сделать панель внутри процессора и там смотреть.
Сейчас big picutre без эстетики такой:
Надо модули подвигать и выполнить остальные тесты - ведь наверняка там еще куча ошибок. Только в команде UJ было 2 ошибки поскольку в коде написан был селектор источника PC не в порядке значений констант в условии. Ну и ошибки в вычислении upc_next так как я срисовал с wiki а не из кода. Потом еще микрокод менялся и пришлось чуть чуть переделать секвенсер.
no subject
Date: 2019-03-23 05:47 (UTC)Перепощу-ка я эту картинку у себя, пусть народ радуется.
Никто ещё не придумал транслятор из Верилога в Logisim?
Чтобы избежать ошибок ручного ввода схемы.
no subject
Date: 2019-03-23 09:40 (UTC)Сложность представляет алгоритм автоматического layout по поверхности. Я там понял там совсем всё не тривиально судя по активности в проектах типа nextpnr и др. для реальных ПЛИС и ASIC.
Да и особо смысла нет, так как моделирование очень медленное получается.
no subject
Date: 2019-03-24 07:42 (UTC)no subject
Date: 2019-03-24 07:53 (UTC)Если бы там хранился обычный netlist то я думаю была бы уже целая куча подобных тулов.
В Digital так же привязано к координатам всё.
no subject
Date: 2019-03-23 05:09 (UTC)Вот правда не знаю толи это вести как отдельный проект у себя на github (как сейчас), толи форкнуть Ваш и потом пулл-реквестом к Вам добавить папку logisim в общее дерево и wiki страничку с картинками и описанием в besm6/mesm6. Всё таки logisim модель сильно зависит от содержимого mesm_defines и microcode.v
no subject
Date: 2019-03-23 05:10 (UTC)no subject
Date: 2019-03-24 18:17 (UTC)Отдельно доступ к wiki тоже не дать... В общем, хотелось красиво как-то организовать процесс участия в wiki. Но не судьба.
Завтра (по нашему, сегодня по вашему времени) попробую заполнить ROMы в новой системе моделирования. Для это чуть чуть придется переделать питоновские скрипты конвертации jumptbl-ов и microcode.v
Схемы выглядят в Digital по аккуратней и по современней что-ли. Благо 64 бита шины можно делать :)
Заглушку на белом фоне можно тут посмотреть https://github.com/x86128/mesm6/wiki
no subject
Date: 2019-03-27 23:08 (UTC)