Эти книжки нет смысла покупать по одной: надо иметь обе и читать вперемежку. Они описывают разные части языка и разные методологии, дополняющие друг друга.
Проблема в том, что эти книжки описывают язык SystemVerilog для читателя, который уже хорошо знаком с языком Verilog.
![[personal profile]](https://www.dreamwidth.org/img/silk/identity/user.png){kind=small}
no subject
Date: 2019-04-05 20:02 (UTC)"SystemVerilog for Verification: A Guide to Learning the Testbench Language Features"
"SystemVerilog for Design: A Guide to Using SystemVerilog for Hardware Design and Modeling"
Эти книжки нет смысла покупать по одной: надо иметь обе и читать вперемежку. Они описывают разные части языка и разные методологии, дополняющие друг друга.
Проблема в том, что эти книжки описывают язык SystemVerilog для читателя, который уже хорошо знаком с языком Verilog.
Поэтому нужна книжка номер три:
"Verilog HDL"