Недокументированные фичи в процессоре ESP32-C3

[vak]

Проблема отсутствия ROM для ESP32-C3 успешно решена. Обещаного файла от Espressif я не дождался, но смог считать содержимое ROM0 и ROM1 из самого чипа. Делается это на удивление просто: в состав официального Development Kit входит утилитка, умеющая вычитывать память в файл.

esptool.py dump_mem 0x40000000 262144 irom0.bin
esptool.py dump_mem 0x3ff00000 131072 drom1.bin

Засунул я эти бинарники в симулятор и запустил. Тут же среди первых команд обнаружились обращения к недокументированным регистрам процессора.



Обозначенные сиреневым регистры ucustom0 и ucustom1 на адресах 0x800-0x801 соответствуют диапазону Custom User CSRs:



Там дальше есть ещё обращения к ucustom2 на адресе 0x802. Судя по всему, это какой-то быстрый счётчик времени. Используется в ROM для ожидания в пределах десятков и сотен микросекунд. Оно бы и ладно, но наличие регистров, отсутствующих в документации, настораживает.

Comments

[vak]

Нашёл кое-что про аналогичные регистры в проекте другого чипа: https://github.com/openhwgroup/cv32e40p/blob/master/docs/source/control_status_registers.rst

0x800  lpstart0  URW  PULP_XPULP = 1  Hardware Loop 0 Start.
0x801  lpend0    URW  PULP_XPULP = 1  Hardware Loop 0 End.
0x802  lpcount0  URW  PULP_XPULP = 1  Hardware Loop 0 Counter.

Документация здесь, страница 17: https://pulp-platform.org/docs/ri5cy_user_manual.pdf

7 PULP Hardware Loop Extensions

To increase the efficiency of small loops, RI5CY supports hardware loops. Hardware loops make it possible to execute a piece of code multiple times, without the overhead of branches or updating a counter. Hardware loops involve zero stall cycles for jumping to the first instruction of a loop.

A hardware loop is defined by its start address (pointing to the first instruction in the loop), its end address (pointing to the instruction that will be executed last in the loop) and a counter that is decremented every time the loop body is executed. RI5CY contains two hardware loop register sets to support nested hardware loops, each of them can store these three values in separate flip flops which are mapped in the CSR address space. If the end address of the two hardware loops is identical, loop 0 has higher priority and only the loop counter for hardware loop 0 is decremented. As soon as the counter of loop 0 reaches 1 at an end address, meaning it is decremented to 0 now, loop 1 gets active too. In this case, both counters will be decremented and the core jumps to the start of loop 1.

In order to use hardware loops, the compiler needs to setup the loop beforehand with the following instructions. Note that the minimum loop size is two instructions and the last instruction cannot be any jump or branch instruction.

For debugging and context switches, the hardware loop registers are mapped into the CSR address space and thus it is possible to read and write them via csrr and csrw instructions. Since hardware loop registers could be overwritten in when processing interrupts, the registers have to be saved in the interrupt routine together with the general purpose registers.

Здесь подробнее: https://cv32e40p.readthedocs.io/en/latest/corev_hw_loop/

Отставить!

[vak]

Всё вышеуказанное не имеет отношения к делу. Тут простой счётчик в регистре 0x802, увеличивающийся с частотой 40 МГц. Включается он записью единицы в регистры 0x800 и 0x801. Используется для организации задержек в виде цикла в несколько микросекунд.

[johnconst.livejournal.com]

https://github.com/xoreaxeaxeax/sandsifter
https://github.com/cattius/opcodetester

Breaking the x86 Instruction Set
https://www.youtube.com/watch?v=KrksBdWcZgQ

[vak]

Отличные тулы народ понаписал.