TH22 - двухвходовый вентиль NCL-логики с порогом 2, он же C-элемент Мюллера - можно построить из двух корпусов чипа CD4007. Схема следующая:

Моделируем посредством NGSPICE. Красный и синий цвета - входы A и B, желтый - выход C. Вентиль TH22 переключается в единицу, когда оба входных сигнала равны 1, и обратно в ноль, когда оба входа равны 0. Фактиччески он содержит внутри триггер, то есть ячейку памяти на одит бит информации - как и большинство остальных вентилей NCL-логики.
Хорошо видно, что задержка переднего фронта почти в два раза меньше, чем задержка заднего фронта.

На следующем графике изображён ток потребления (красный) и токи по входам (синий, жёлтый).

Моделируем посредством NGSPICE. Красный и синий цвета - входы A и B, желтый - выход C. Вентиль TH22 переключается в единицу, когда оба входных сигнала равны 1, и обратно в ноль, когда оба входа равны 0. Фактиччески он содержит внутри триггер, то есть ячейку памяти на одит бит информации - как и большинство остальных вентилей NCL-логики.
Хорошо видно, что задержка переднего фронта почти в два раза меньше, чем задержка заднего фронта.

На следующем графике изображён ток потребления (красный) и токи по входам (синий, жёлтый).


no subject
Date: 2016-07-11 19:04 (UTC)Мужики восстанавливают транзисторную схему и умудряются отладить её до работоспособного состояния.
Кучу доисторических микропроцессоров осилили.
Есть даже что-то про калькулятор HP-35, недоделанное.
Я затеял бодягу с ngspice в основном с целью проверить работоспособность CMOS-вариантов элементарных NCL-вентилей, и получить численные значения задержек. Потом эти задержки можно использовать для симуляции в верилоге для оценки быстродействия асинхронного дизайна.
no subject
Date: 2016-07-11 19:13 (UTC)задержки можно использовать для симуляции в верилоге для оценки быстродействия асинхронного дизайна
Это интересная идея, да.