Микро-БЭСМ: план разработки

[vak]

Год назад я закончил разработку процессора микро-БЭСМ. Проект не получил никакого резонанса в социуме, тем не менее надо будет когда-нибудь довести его до реализации в железе. К примеру на плате DE10-Lite с чипом Altera MAX 10. Получится нечто вроде Arduino, но с системой команд типа БЭСМ-6.



Путь долгий, впрочем. Главное препятствие - теговая архитектура памяти, которая плохо ложится на современную шину адрес/данные. Стоит задача переделать архитектуру и перенести нужные биты из тега (на каждое слово) в регистры приписки (на каждую страницу). Совместимость со старым софтом обеспечивать не нужно, ведь его всё равно нету.

План следующий.
1. Создать ассемблер , который бы работал под Линуксом и понимал системы команд 64-битного режима и 48-битного (бэсм6).
2. Переписать имеющийся комплексный тест на новый ассемблер.
3. Разбить огромный комплексный тест на отдельные составляющие, для упрощения тестирования и модификации.
4. Поправить архитектуру: перенести бит режима бэсм6 и биты защиты в таблицу страниц (регистры приписки).
5. Поправить соответствующие тесты.
6. Изменить процессор (RTL) нужным образом.
7. Изменить микрокод. Поправить тесты микрокода.
8. Изменить внешнюю шину (RTL) так, чтобы она стала совместимой с реализацией на FPGA.
9. Добавить интерфейс к внешней памяти RAM. На плате DE10-Lite её как раз 8 мегабайт.
10. Переделать контроллер прерываний.
11. Добавить периферийные устройства: внешние кнопочки, светодиоды и UART.
12. Запустить на реальной плате.

Как заработает, дальше набор внешних устройств можно расширять: SD-карточка, графический дисплей, SPI, PWM и т.д. Параллельно неплохо бы еще сделать софтверный симулятор на основе SIMH: сильно помогает в отладке софта.

Comments

[juan_gandhi]

Мило, конечно, но не проще ли программно?

[vak]

Неспортивно.
Это ведь не настоящий процессор.

[juan_gandhi]

Вот разница между софтверщиками и хардверщиками.

По мне так теория и практика едины.

[vak]

Но это же совсем другой уровень реальности. Одно дело когда виртуальные биты на байты множатся, и совсем другое когда живые электроны по кремнию бегают.

[juan_gandhi]

:) Для меня разница чисто теоретическая.

Все равно никто ферритовые кольца наматывать не будет, ФФЯ или там ФТЯ изготовлять.

[vak]

Ну не скажи!
Находятся любители ферриты мотать. :)

https://vak.dreamwidth.org/436231.html

[x86128]

План следующий.
1. Создать ассемблер , который бы работал под Линуксом и понимал системы команд 64-битного режима и 48-битного (бэсм6).
2. Переписать имеющийся комплексный тест на новый ассемблер.

А где можно посмотреть "правильный" синтаксис этого ассемблера. Я пока разбирался с БЕМШ насчитал аж 3 диалекта (если можно так сказать). И как будет изменяться синтаксис этого ассемблера, если будет ассемблироваться программа для БЭСМ-6? Каков формат HEX файла, который должен выдавать ассемблер?

Может стоит за основу взять самый популярный вариант современно синтаксиса ассемблера и добавить только мнемоники от БЭСМ? Мнемоники в английском варианте я видел, а вот откуда они пошли от какой машины?

Нельзя ли для реализации тегированной памяти для хранения тегов использовать, например, внутреннюю память FPGA? А если её мало, то использовать не 8Мбайт, а только 1Мбайт адресуемой внешней памяти?

Если будем менять микрокод, то понадобиться еще и кроссассемблер микрокода? Есть ли пример (маленький) микрокода в виде теста? Какой объем памяти микропрограмм?

[vak]

Здесь несколько вопросов, буду отвечать постепенно.

Насчёт ассемблера. Диалектов было много, это верно. Я бы взял за основу стиль современного юниксного ассемблера. У меня сохранились исходники ассемблера для Эльбруса-Б, можно начать с него (https://github.com/besm6/micro-besm/blob/master/toolchain/as/as.c). Проще всего выдавать бинарник в формате a.out, и потом отдельно конвертировать его в HEX для загрузки в FPGA. Потом разберёмся. Формат a.out даят возможность приспособить линкер.

Синтаксис примерно такой: https://github.com/besm6/micro-besm/blob/master/toolchain/lib/u_mod_u.s
Можно немного осовременить в мелочах. Переключать в режим бэсм6 и обратно можно псевдокомандами типа ".set besm6" и ".set microbesm". При этом меняется набор доступных машинных команд и разрядность операндов и адреса.

Таблицы машинных команд можно генерить автоматически, из скрипта на питоне. Я подготовил исходные данные в формате JSON: команды бэсм6 (https://github.com/besm6/micro-besm/blob/master/doc/opcodes/besm6.json) и команды 64-битного режима (https://github.com/besm6/micro-besm/blob/master/doc/opcodes/native.json).

Английские мнемоники пошли от автокода MADLEN для той же БЭСМ-6. Подробности есть в мемуарах автора, Анатолия Ивановича Волкова: http://retro.wm.ru/retr2.htm

[vak]

Нельзя ли для реализации тегированной памяти для хранения тегов использовать, например, внутреннюю память FPGA? А если её мало, то использовать не 8Мбайт, а только 1Мбайт адресуемой внешней памяти?

Как-то приспособить внутреннюю память под теги можно было бы, но вряд ли оно того стоит. Просто растранжиривание ресурса получается. Лучше использовать внутренние блоки BRAM как дополнительную быструю память. Большой пользы от тегов всё равно нету. По сути от тега нужен единственный бит, который задаёт режим besm6/native. Но такой признак не нужен на каждой слово памяти. Достаточно разнести 48-битный и 64-битный код на разные страницы памяти и иметь признак в таблице страниц.

[vak]

Если будем менять микрокод, то понадобиться еще и кроссассемблер микрокода? Есть ли пример (маленький) микрокода в виде теста? Какой объем памяти микропрограмм?

Кросс-ассемблер микрокода я сделал: https://github.com/besm6/micro-besm/tree/master/microcode/mcasm

Пример микрокода: https://github.com/besm6/micro-besm/blob/master/microcode/melcom.src

Кое-какое описание языка микрокода есть здесь: https://github.com/besm6/micro-besm/wiki/Microcode-Assembler

Объем памяти микропрограмм - 4096 слов по 112 бит. Сейчас занято 2391 слово, то есть 58%.

Трансляция микрокода делается так:

$ cd micro-besm/microcode
$ make
mcasm/mcdef.py define.src
Declarations: 51 fields, 442 constants, 420 symbols
mcasm/mcasm.py b6com.src
Compile: ATX ATXFE STX XTS XTA XTAFE AAX AAXE LOGERG AEX AEXE ARX ARXE AOX AOXE APX APXE AUX AUXE ACX ACXE ANX ANXE ASX ASXE ASN ASNE ATI ATIE STI STIE ITA ITAE ITS ITSE MTJ JDM UTC WTC WTCE VTM UTM UZA UZAPNA UIA UIAPNA JAMP VJM JMEQ JMEQE JMNE JMNEE VLM VLME XTR NTR RTE RMOD WMOD SETR CLRR SEMR SEMW SMON CMON TTX TTA HLT
mcasm/mcasm.py fltcom.src
Compile: ADX ABX XBA AMX AVX A*X A/X EDX EBX EDN EBN YTA YTAPNA
mcasm/mcasm.py intexcom.src
Compile: INT/RE IJP CTWR SC00 SE00 SF00 SE80 SEC0 SEE0 SEE8 SEEC/0 SF80 SFC0 SFE0 SFF0 SFF8 SFFC /CONT1 /CONT2 /CONT3 /CONT4 /CONT5 /CONT6 /CONT7 /CONT8 /CONT9 /CONTA /S4 ADDC INT/IN EXT/ RET
mcasm/mcasm.py melcom.src
Compile: JINIC INIC JMPRAM JOPC JMPOPC LCWPRG A*U A*I A*L A*H A/U A/I A/L A/H
mcasm/mcasm.py nrcom.src
Compile: ADU ABU UBA UTA AAU AEU AOU ACU ANU UTY UTS XTY YAX YEX YOX YTX AAY AEY AOY MCJ MSN JBM VTMH VTMQ VTMB VTMF UTCS MPAC MUNP ADI ABI IBA AAI AEI AOI JMGE JMLT JMLE JMGT VRM UZAS UZSPNA UIAS JOVR JCRY JAGT JAGE JALT JALE JAEQ JANE JMPSZZ RETSZZ ASNA ADL ABL LBA ATH STH HTA HTS ADH ABH HBAC AAH AEH AOH ATQ STQ QTA QTS AEQ AAQ AOQ ATB STB BTA BTS AEB AAB AOB ATF STF FTA FTS AEF AAF AOF SETF CLRF EXTF NTA NTSC AEN AAN AON ATD DTA JMPS RETS
mcasm/mcasm.py rwiocom.src
Compile: RW/IO PSRWIO
mcasm/mclink.py loadcom2.src [%-Z]*.json
Microcode: 2391 words
Instruction map: 2520 opcodes
RW/IO map: 1002 entries
Group map: 32 entries
Interrupt map: 32 entries
mcasm/mcconst.py
Constants: 442 words

[x86128]

Попробовал собрать, то что есть на Xilinx Vivado 2017.4
Ругалось на timeunit в каждом файле, я закоментил, собралось.
Такая статистика:

Name	Slice LUTs	Slice Registers	F7 Muxes	F8 Muxes	Block RAM Tile	DSPs	
cpu	6583	        922	        888	        316	        13.5	        0

Для xc7a15tcpg236-3

[vak]

Вполне неплохие цифры получаются.
На плату Arty A7 войдёт с большим запасом.

[x86128]

Далее при попытке implementation run сломался на проверке drc. Якобы в модуле cpu регистры prg и cb имеют multiple drive.
С телефона набираю полностью картинку не могу поставить

[x86128]

Картинки сделал.

[vak]

Наверное grp и cb?
Да, я вижу эту проблему.
Возможно rcb тоже.
Исправить нетрудно.

[x86128]

Да вот полный список:

[vak]

Я починил эту багу: https://github.com/besm6/micro-besm/commit/d43dd67049b94217af2103003634ed124d00cc58

Попробуй теперь.

[x86128]

Теперь собирается нормально.
Дальше разбираюсь с предупреждениями о combination loops в тракте АЛУ. Ну и получается также длинный путь в тракте АЛУ около ~300 нс.

Статистика по использованию LUT сильно меняется в зависимости от ограничений на сигналы IO (пока не знаю как их правильно задавать). Делал Autoassign IO ports получалось аж 9300 LUTs.
В общем надо какую-то конкретную отладочную плату/платформу рассматривать и читать по ней туториал.

Вы на DE10-lite будете запускать?

[x86128]

[x86128]

Почему это вылезло только на этапе Implementation и не вылезло на этапе симуляции RTL при прогоне тестов? Это особенность Verilog?

[vak]

Однако!
Исправлю завтра.
Дело не в языке, а в алгоритме синтеза. С точки зрения семантики всё правильно, и при симуляции никаких отрицательных эффектов не возникает. Но синтезатор любит, чтобы все изменения сигнала делались в одном операторе if/then/else, иначе ругается.